창원대 전기전자회로응용실험 리포트 9.Op-Amp Basic
페이지 정보
작성일 20-10-13 03:56
본문
Download : 예비9.op-amp basic.hwp
(결 과 파 형)
V- 〓3V일 때 출력파형의 밑부분이 –3V에서 잘림
(결 과 파 형)
V- 〓0V일 때 출력파형의 밑부분이 0V에서 잘림
(결 과 파 형)
이러한 그래프를 통해 V-는 파형의 -부분의 OFFSET을 조정하는 역할임을 알 수 있따
3.그림9.7의 비 반전 증폭기 實驗회로를 결선하여라 입력전압 Vi와 출력전압 Vo의 파형을 그려라.(2주기)
4.그림9.7의 비 반전 증폭기 實驗회로에서 입력전압 Vi의 크기를 2V에서 10V까지 서서히 증가시키면서 출력전압의 alteration(변화) 를 watch하여라. 다시 Vi를 2V라 하고, 이번에는 R2의 저항을 으로 바꾸어 보아라. 현상을 analysis하여라.
1. Vi 을 증가시켰을 때…(drop)
순서
설명
창원대 전기전자회로응용실험 리포트
다.레포트/공학기술
창원대 전기전자회로응용실험 리포트 9.Op-Amp Basic
실험 중 일부만이 기재되어있음을 밝힙니다.
-12V~-4V까지 원래의 그래프와 alteration(변화) 가 없다.
Download : 예비9.op-amp basic.hwp( 23 )
창원대_전기전자회로응용실험,리포트_9,Op-Amp,Basic,공학기술,레포트
창원대 전기전자회로응용실험 리포트pspice simulator로 회로결선 + 결과파형실험 중 일부만이 기재되어있음을 밝힙니다.
(결 과 파 형)
V+ 〓 3V 일 때 Vo의 파형의 윗부분이 3V 부근에서 잘림.
(결 과 파 형)
V+ 〓 0V 일 때 출력파형의 윗부분이 0V 부근에서 잘림
(결 과 파 형)
이러한 그래프를 통해 V+는 파형의 +부분의 OFFSET을 조정하는 역할임을 알 수 있따
2. V- 전압을 0으로 줄이기
-부분의 OFFSET을 올리는 것을 의미한다. , 창원대 전기전자회로응용실험 리포트 9.Op-Amp Basic공학기술레포트 , 창원대_전기전자회로응용실험 리포트_9 Op-Amp Basic
pspice simulator로 회로결선 + 결과파형
1. 그림 9.6의 반전증폭기 實驗회로를 결선하여라. 입력전압 vi와 출력전압 vo의 파형을 그려라.(2주기)
op-amp의 -단자에 vi이 인가되므로 반전증폭기임을 알 수 있따 ...
2.그림 9.6의 반전 증폭기 實驗회로에서 V+ 전압을 0V로 서서히 줄이면서 출력전압의 alteration(변화) 를 watch하여라. 다시 V+ 전압을 12V로 복귀하고 이번에는 V- 전압을 0으로 줄여보아라. 實驗으로부터 V+와 V-전압의 역할을 說明(설명) 하여라.
1. V+ 전압을 0V로 서서히 줄이면서 출력전압의 alteration(변화) watch
+부분의 OFFSET을 낮추는 것을 의미한다.
12V~6V 까지는 OFFSET의 alteration(변화) 가 없다.
