회로理論 - 차동 증폭기 實驗
페이지 정보
작성일 20-06-05 20:07
본문
Download : 회로이론 - 차동 증폭기 실험.hwp
차신호 와 동상신호 를 다음과 같이 definition 하면
출력 은 다음과 같다.
회로이론(理論) test(실험) 보고서 : 차동 증폭기
■ test(실험) 목적
1. 차동증폭기의 동작 원리를 이해한다. 그러므로 는 실제의 차동증폭기의 성능을 평가하는 중요한 척도이며, 동상제거비(CMRR)라고 부른다.
■ test(실험) 재료
직류가변전원 : 0~30V
저주파신호발생기
오실로스코프
저항 : 2.7kΩ 4.7kΩ 3kΩ 6.8kΩ
커패시터 : 10uF
transistor(트랜지스터) : Q2N2220
■ 이론(理論)요약
직결 증폭기에서 가장 크게 문제가 되는 드리프트를 감소시키는데는 차동 증폭기를 사용하는 방법이 효율저기다.
3, 정전류원을 갖는 차동증폭기는 CMRR을 증가시킬 수 있음을 이해한다.
■ test(실험) 과정
① 그림 18-2의 회로를 구성하고. 표18-1을 기록하여라.
② 의 베이스를 접지시키고, 의 베이스에 1kHz, 50mVp의 정현신호를 인가할 때 나타나는 것들을 표18-2에 기록하여라.
③ 의 베이스를 접지시키고 의 베이스에 1kHz, 50mVp의 정현신호를 인가할 때 나타나는 것들을 표18-2에 기록하여라.
④ 위상차가 180도인 1kHz, 50mVp의 두 정현신호를 각각 , 베이스에 인가…(생략(省略))
순서
회로이론 - 차동 증폭기 실험 , 회로이론 - 차동 증폭기 실험전기전자실험결과 , 회로이론 차동 증폭기 실험
회로이론,차동,증폭기,실험,전기전자,실험결과
설명
실험결과/전기전자
회로理論 - 차동 증폭기 實驗
회로理論 - 차동 증폭기 實驗
Download : 회로이론 - 차동 증폭기 실험.hwp( 41 )
다. 차동증폭기란 두 입력신호의 차에 비례하는 신호가 출력되는 증폭기를 말하며, 일반적으로 대칭적으로 두 개의 입력단자를 갖도록 구성된다 따라서 잡음이나 드리프트의 영향은 서로 상쇄되어 출력신호에 미치는 잡음이나 드리프트의 영향이 크게 감소된다
그림 18-1은 차동증폭기의 기호이다.
이상적인 차동증폭기는 이다.
2. 동상제거비(CMRR)를 조사한다.
여기서 는 차신호 에 대한 전압이득(즉 =1/2(-))이고, 는 동상신호에 대한 전압이득(즉 )이다.
출력을 두 이력의 선형 결합으로 표시하면
로 된다 여기서 은 입력 가 접지 되었을 때 입력 에 대한 전압이득이고 는 입력 이 접지되었을 때 입력에 대한 전압이득이다.
